使用ISERDES实现高速数据输入接口
ISERDES是Virtex-6系列FPGA提供的高级SelectIO资源，是专用的解串器，可以实现高速的串并转换，大大降低了设计高速解串器所带来的逻辑和时序的复杂度。 ISERDES也支持SDR和DDR两种模式。ISERDES的结构框图如图1所示。 图1中， D是ISERDES的高速串行数据输入端口，此端口可与所有Virtex-6的I/O资源配合工作，以满足所需的 I/O …
Read more
使用OSERDES实现高速数据输出接口
OSERDES是Virtex-6系列FPGA提供的高级SelectIO资源，是专用的串行器，可以实现高速的并串转换。每个OSERDES 模块包括一个用于数据和三态控制的串行器。数据和三态串行器都可以配置成 SDR（Single Data Rate，单倍数据速率）和 DDR 模式。单个OSERDES数据串行化可达 6:1，三态串行化可达 4:1；如使用两个OSERDES进行宽度扩展，则可达到10…
Read more
VHDL中信号与变量的差异
在VHDL中，使用信号（signal）或变量（variable）可以实现动态数值的传递，二者功能虽然类似，但在实现方式上却有着很大的区别。对于初学者，理解信号和变量的差异是十分重要的。 1. 信号（signal）的特点 信号是逻辑电路中的连接线，可以用于元件间和元件内部电路各单元间的连接。 信号使用“<=”符号赋值。 在顺序描述语句中，信号的赋值不是即时更新的。只有在相应的进程、函数或过…
Read more